40G PCB-ontwerp- en routeringsgids

1. Karakteristieke impedantie

Gedrukte microstriplijn (oppervlaktelaag): Z=65Ω ± 10%;

Bedrukte striplijn (binnenste laag): Z=50Ω ± 10%; differentiële klok enkel-eindige impedantie naar aarde: 50Ω, differentiële impedantie: 100Ω.

2. Aanbevelingen voor spoorbreedte: Signaalspoorbreedte=6 mil, spoorbreedte=4.5 mil voor moeilijk- te-traceren, kracht-/grondspoorbreedte=15 mil of 30 mil, afhankelijk van de situatie.

3. Aanbevelingen voor stapeling: Raadpleeg de stapeling van het CS1999-referentieontwerp. Plaatdikte: 2,4 ± 0,2 mm. Het aanbevolen aantal lagen mag niet groter zijn dan 16-18.

4. BGA-chippinvia's: voor ongebruikte pinnen moet u de lead-via's zoveel mogelijk behouden, behalve de via's die van invloed zijn op de routering.

1. Typen voedingen omvatten hoofdzakelijk het volgende:

• P48V/N48V, 5V (40A), 2V5 (22A), 1V2 (60A), 1V8 (10A), 3V3

(10A) en 5V2N (3A), VDDQ, VTT en VREF; dit zijn digitale voedingen.

• 3V3A, VCCTX_1/2, 1V2A_1/2: Dit zijn analoge voedingen die worden uitgevoerd door lineaire voedingsmodules.

2. Houd voor 5V (40A), 2V5 (22A), 1V2 (60A), 1V8 (10A) en 3V3 (10A) rekening met de huidige capaciteit van de via's bij het aansluiten van de uitgangspinnen van de voedingsmodule op de voedingssplitterlaag op basis van het huidige niveau.

Het wordt aanbevolen om overeenkomstige vulvlakken toe te voegen aan meerdere signaallagen rond de overeenkomstige pinnen, en vervolgens meerdere via's te gebruiken om de lagen te verbinden om de stroom naar de overeenkomstige vermogenslaag te leiden.

3. De CS1999-, FPGA- en optische modules hebben meerdere analoge voedingen. Deze worden over het algemeen geleverd met behulp van lineaire voedingen of via LC-filtering. Alle analoge voedingen vereisen stroomsplitsing. Analoge vermogenssplitsing wordt aanbevolen: splitsing op de signaallaag, waarbij de bovenste en onderste aangrenzende lagen signaalaarde moeten zijn.

De volgende voedingen vereisen splitsing:

1) CS1999 analoge voedingen:

STX0_VDD, STX1_VDD, SRX0_VDD, SRX1_VDD, HTX0_VDD, HTX1_VDD, HRX0_VDD,

HRX1_VDD, SFI5_VDD_DVR, HTX_VDD_DVR.

2) FPGA:

VCC_PLL_OUT1/2/3, VCCA_3V3_1, 2, VCCTX_1/2, 1V2A_1/2, VCCP_1/2.

3) Optische modules: 5V, 3V3, 1V8, 5V2N en andere analoge voedingen worden geleverd via LC-filtering. 4) ​​Overige: alle voedingen na inductor L.

4. Alle stroomvia's voor de 1008PS-inductor moeten voldoen aan de 3A-vereiste, en alle andere aan 1A.

5. Grondvlakken

Dit omvat signaalaarde en chassisaarde.

Rond elke signaallaag moet een chassisgrondvlak worden gelegd en worden aangesloten op de overeenkomstige aansluiting.

6. Tijdens het routeren moeten de TAB-vlakken voor alle LDO-stroomconversiechips (LT1963AEQ, LT1764EQ, LP3883ES) worden gedefinieerd en verbonden met de overeenkomstige vlakken. Het koperoppervlak voor warmtedissipatie moet op passende wijze worden vergroot en er moet ook een symmetrisch kopervlak aan de achterkant worden toegevoegd (het gebied kan zo groot mogelijk zijn als de lay-out dit toelaat). Verbind deze vlakken met de overeenkomstige stroom- of grondvlakken via meerdere via's om de warmteafvoer te vergemakkelijken. De TAB-vlakdefinities voor elke chip zijn als volgt:

LT1963A/LT1764/LP3883: TAB=GND (aarde).

7. Voor de stroom- en aardscheiding van de CS1999 verwijzen wij u naar de feitelijke lay-outbestanden voor het evaluatiebord.

1. Ontwerp en implementeer volgens het logicaschema. Ontkoppelcondensatoren moeten voor elk apparaat gelijkmatig verdeeld zijn. Condensatoren met een kleine-waarde moeten zo dicht mogelijk bij de stroompinnen worden geplaatst, en condensatoren met een grote-polariteit moeten rond de chip worden geplaatst.

2. Elk van de twee FPGA's heeft vijf pinnen, K7/T7/Y4/AD7/AK7. Sluit een externe weerstand van 2,00 kΩ aan op aarde. Houd deze sporen uit de buurt van andere interferentiebronnen. Gebruik een aardring om deze sporen van andere lijnen te isoleren.

3. Algemene vereisten voor het aansluiten van ontkoppelcondensatoren: De plaatsing van de condensatorpads is zoals hieronder weergegeven:

1. Algemene vereisten voor differentiële signalen:

• De lengtes van differentiële paren moeten strikt op elkaar afgestemd zijn, met een maximale fout van<10 mil. All signal lines, except those with length requirements, should be as short as possible.
• Differential pairs should be kept as close together as possible (but to ensure impedance, a 6 mil line width and 6/9 mil spacing is recommended). Spacing between them should be >15 mil, and spacing between them should be >30 mil.
• Differentiële paren moeten op dezelfde laag worden gerouteerd om via's en laagveranderingen te minimaliseren (behalve wanneer bijpassende weerstanden zijn aangesloten, kunnen alleen de bron- en bestemmingsterminals via via's van laag wisselen).
• Wanneer vermogensvlakken worden gesplitst, kunnen aangrenzende differentiële signalen op hetzelfde vermogensvlak geen partities passeren.
• Voor aansluitingen met bijpassende weerstanden worden de aansluitmethoden voor bijpassende weerstanden weergegeven in de onderstaande afbeelding. Selecteer een van de volgende verbindingsmethoden.

De spoorlengtes moeten ook het diagram volgen.

Voor differentiële lijnen met seriecondensatoren moeten de condensatoren van het differentiële paar aan dezelfde kant worden geplaatst (doorgaans dicht bij de klemmen) en bijpassende spoorlengtes hebben. Bij gebruik van AC-koppeling voor PECL-klokken wordt de externe weerstand bij de bron aangesloten zoals weergegeven in de onderstaande afbeelding.

2. Kloksignalen

• Differentiële klokken

Bevat de volgende signalen:

De 622M-klok heeft drie paren: MSA_RXREFCLK_P/N, MSA_TXREFCLK_P/N en CS1999_REFCLK_P/N.

De 156M-klok heeft acht paren: IF_REFCLK1/2_P/N, XAUI_REFCLK1/2_P/N,

FPGA1/2_CORECLK_P/N en CS1999_IL_REFCLK1/2_P/N.

Zie hierboven voor de routerings- en matchingvereisten voor deze signalen. Houd differentiële kloksporen zo ver mogelijk verwijderd van andere signaallijnen, vooral parallelle sporen. Elk differentieelpaar hoeft niet dezelfde lengte te hebben als andere differentieelparen, maar de maximale lengte mag niet groter zijn dan 15 cm. LVTTL-kloksignalen met één-einde

Bevat de volgende signalen: SRAM_CLK, TCAM_CLK

Deze signalen moeten zo kort mogelijk worden gerouteerd, doorgaans minder dan 3 cm en niet langer dan 5 cm. De serieweerstand van 25 ohm moet zo dicht mogelijk bij de pin van de bronchip (FPGA) worden geplaatst.

3. SFI5-interfacesignalen

Dit signaal wordt gebruikt voor gegevensoverdracht op hoge-snelheid (3.125G) tussen de optische module en de CS1999, inclusief zowel ontvangst- als verzendsignalen.

De signalen worden weergegeven in de onderstaande tabel.

1) Gebruik de juiste onderste signaallaag om de lengte van de stubtrace te minimaliseren; gebruik bogen of bochten van 45 graden bij het frezen.

2) Via-regels: Verwijder alle pads op de interne lagen van alle via's (bewaar alleen de pads op de verbindingslaag).

3) Raadpleeg de CS1999-referentieontwerplay-outbestanden voor gedetailleerde routing en via parameteraanbevelingen.

4) Vermijd het routeren van differentiële ontvangst- en verzendparen op dezelfde laag.

4. Interlaken-interfacesignalen: deze signalen worden gebruikt voor snelle gegevensoverdracht (3.125G) tussen de CS1999 en de FPGA. Net als SFI5 omvatten ze twee groepen: ontvangen en verzenden. De signalen worden weergegeven in de onderstaande tabel.

Voor routeringsinformatie raadpleegt u de SFI5-signaalrouteringsvereisten.

5. XAUI-signalen

Wordt gebruikt voor hoge-signaaloverdracht tussen de FPGA en de ZD-socket op de backplane.

1) De lengte van het spoor dat op de ZD-socket is aangesloten, moet zijn<5" (including the total length of the traces at both ends of the series capacitor). The actual trace length should be as short as possible to minimize backplane trace length control. There are eight groups of signals:

LINE0_XAUI_RXDAT_P/N_<3.0>is een 4-paar 3.125G differentieel signaal;

LINE1_XAUI_RXDAT_P/N_<3.0>is een 4-paar 3.125G differentieel signaal;

LINE0_XAUI_TXDAT_P/N_<3.0>is een 4-paar 3.125G differentieel signaal;

LINE1_XAUI_TXDAT_P/N_<3.0>is een 4-paar 3.125G differentieel signaal;

LI NE2_XAUI_RXDAT_P/N_<3..0>is een 4-paar 3.125G differentieel signaal.

LINE3_XAUI_RXDAT_P/N_<3..0>is een 4-paar 3.125G differentieel signaal.

LINE2_XAUI_TXDAT_P/N_<3..0>is een 4-paar 3.125G differentieel signaal.

LINE3_XAUI_TXDAT_P/N_<3..0>is een 4-paar 3.125G differentieel signaal.

2) Elk paar differentiële lijnen moet een lengtetolerantie hebben van minder dan 10 mil. Het is niet strikt vereist dat elk paar van vier even lang is, maar de tolerantie moet tot een minimum worden beperkt en de lengte moet zo kort mogelijk worden gehouden.

3) Raadpleeg voor routering de SFI5-signaalrouteringsvereisten.

6. 700M LVDS-signalen

Wordt gebruikt voor hoge-signaaloverdracht tussen twee FPGA's. Omvat de volgende vier groepen:

De differentiële paren voor ontvangen en verzenden mogen niet op dezelfde laag worden gerouteerd. Andere differentiële lijnen moeten aan de algemene vereisten voldoen.

7. HSTL-signalen

De signalen die U1 (NL3300) en IC2 verbinden, zijn HSTL-1-signalen die werken op ongeveer 200 MHz. Routeer ze volgens de algemene HSTL-routeringsvereisten.

1) De afsluitweerstanden van 50 Ω voor de bidirectionele signalen TCAM_DBUS[0:71] en de unidirectionele signalen CAM_CLK en TCAM_IBUS moeten zo dicht mogelijk bij U1 worden geplaatst en hun steeklijnen moeten zo kort mogelijk zijn. Zoals weergegeven in onderstaande figuur, wordt aanbevolen om route (a) te volgen. Als routering moeilijk is, volgt u route (b), waarbij u de taklengte van de afsluitweerstand en de afstand tussen het replicatiepunt en de U1-pin zo kort mogelijk houdt.

2) De volgende signaalgroepen moeten van gelijke lengte zijn, met een fout van<100 mil:

TCAM_CLK, TCAM_CLKO, TCAM_IBUS[7:0], TCAM_DBUS[71:0], TCAM_HITACK,

TCAM_VALID, TCAM_RDACK

3) VTT-filtercondensatoren CP1 tot en met CP10 moeten gelijkmatig over de afsluitweerstanden worden verdeeld.

8. 100M Ethernet-signalen

1) Hieronder volgen differentiële signaalparen, met dezelfde routeringsvereisten als algemene differentiële signalen.

100M_RD+/-, 100M_TD+/-, BACK_100M_TD+/-, BACK_100M_RD+/-, 100M_TX+/-,

100M_RX+/-, RJ_100M_TD+/-, RJ_100M_RD+/-.

2) De volgende signalen zijn geen differentiële signalen, maar elke groep moet even lang zijn:

MII_TX_CLK, MII_TXD<3.0>, en MII_TXEN zijn gegroepeerd, met een fout van<1cm.

MII_RX_CLK, MII_RXD<3.0>, MII_RXEN, MII_RXER, MII_RX_CRS en MII_RX_COL zijn gegroepeerd, met een fout van<1cm.

9. Signaalroutering zijscan

a) TMS signal routing direction: Side Scan 2x5 socket -> FPGA1 (IC3) ->FPGA2 (IC4)

b) De richting van de TCK-signaalroutering is dezelfde als die van TMS.

10. Besturingsbussignalen:

Inclusief LOCAL_AD[31:0], LOCAL_ACK, LOCAL_RW, LOCAL_RDY, LOCAL_STB en LOCAL_ALE.

Sluit elke busgroep in serie- aan.

11. Andere databussignalen:

Voor alle andere gegroepeerde bussignalen die hierboven niet zijn genoemd, moet u ervoor zorgen dat elke busgroep niet significant verschilt (handhaaf dezelfde orde van grootte) en de kortst mogelijke lengte heeft.

De indicatoren die op het paneel moeten worden weergegeven, zijn onder meer drie voedings- en systeemstatusindicatoren en drie 40G-interfacestatusindicatoren.

De relatieve posities van de indicatoren op het paneel worden weergegeven in de onderstaande afbeelding.

De corresponderende relatie tussen de paneelindicatielampjes en de LED's op het logicaschema is als volgt:

Plaats de indicatielampjes volgens de bovenstaande relatieve posities en bijbehorende relaties.